

# MERIT インターンシップ（国内）報告書

工学系研究科・物理工学専攻・川崎研究室

博士課程 2 年・MERIT10 期生

張 灵飛

実施期間：2023 年 10 月 2 日～2023 年 12 月 22 日

受入先企業：東芝デバイス&ストレージ株式会社

研究テーマ：SiC パワーMOSFET の並列接続による発振現象の観測とシミュレーション解析

## インターンシップの研究内容

SiC（シリコンカーバイド）パワーデバイスはその高耐圧、低損失によって従来の Si デバイスの動作限界を突破できると考えられている。これらの特徴を生かし、SiC パワーデバイスはより高速なスイッチングを可能にした。同時に、工業用の大電圧・大電流をコントロールするために、単体の素子ではなく、いくつかの素子を並列接続にして使用する場合が多い。しかし、この並列接続では配線のアンバランスが必ず生じ、その配線による寄生インダクタンスの差と高速のスイッチングが素子間の発振を引き起こす。この発振という現象はスイッチングの瞬間に、素子内に大きな電圧・電流の振動が起きるもので、振動が激しい場合素子の不可逆的な破壊に至る場合もある。そのため、発振現象を回避することは SiC パワーデバイス設計に不可欠な一環である。今回ではこの発振現象の物理的な理解を目指すために、SiC パワーMOSFET を対象に、その並列接続による発振を実験とシミュレーションの両面で調査した。

実験においてはインバーターと同様な回路を採用し、実装する各ディスクリートタイプの MOSFET の電流・電圧が同時に測定できるように専用の評価ボードを考案した。実験では、発振の観測に加え、発振のデバイス・回路パラメータ依存性も調査した。大電流・大電圧はもちろん、相互コンダクタンス  $g_m$  が大きい、ゲートの外付け抵抗が大きい、素子間に特性のばらつきがある場合に発振しやすいことを確認した。

シミュレーションにおいてまず実験発振を再現する目的で SPICE シミュレーションを行った。実験のセットアップを忠実に再現するために、SPICE シミュレーションの前に、実験で用いられる評価ボードと MOSFET パッケージの寄生成分などは電磁界抽出ソフトである「Ansys Q3D Extractor」を用いてモデリングし、使用した素子の静特性のモデルを東芝内部のモデルを参考に作製した。モデリングの結果を用いて実験と同じ回路を構成し、「LTSpice」を使用し SPICE シミュレーションを行った。その結果、実験と同じ約 100 MHz の周波数を持つ発振を再現し、さらに電流・電圧の調整により実験ではアクセスできない広い領域における発振の有無を予測し、相図を作成した。

最後に、発振をより物理的に理解するために、発振する回路のローサイド部分に焦点を当

て、小信号解析を試みた。小信号解析では、MOSFET の中身を簡単な容量やインダクタンス素子に置き換え、IV 特性を電圧制御電流源に置き換えることで、発振直前の回路の安定性を解析的に評価することを目指す。小信号解析で得られたボード線図から発振と同じ周波数を持つ振動モードを確認した。この振動モードの安定性を確かめるために、回路の伝達関数はナイキストの安定判別法とフルビッツの安定判別法を用いて解析的に分析した。この手法を用いて安定性に関する相図を作成し、デバイスパラメータと回路安定性の間の関係性を明らかにした。特に、小信号解析で得られた相図は SPICE シミュレーションで得られた発振に関する相図と同じ傾向を持ち、今回の小信号解析は並列接続による発振を調べるための有効な手段であると示唆した。

## 所感

これまで自分の研究分野は基礎研究寄りで、実際物性の良い材料を発見したとしてもすぐに応用につながらない。そこで、今回のインターンシップ目的として「製品を出すための研究開発」および自分が興味を持つ「半導体産業にかかわる研究開発」の二つを体験することになった。今回所属していた課は SiC パワー MOSFET のデザインを手掛ける部署ではあるが、デザインのみならず、信頼性、回路の評価まで、設計から商品がお客様の手に届くまでの各ステップを一貫して関与する必要がある。特に、回路の評価結果やお客様の要望を基にデザインにフィードバックするのは開発において不可欠な部分である。実際、今回研究テーマはパワー半導体を使用した回路評価の一環で、製品の安全性にかかわる重要な部分である。この研究結果をフィードバックし、発振を回避する MOSFET のデザインを考案できる。また、今回所属していた部門はデザインする部署を含め、プロセス、パッケージ、量産化、信頼性等の部署がすべて揃っている。ここでの研究開発は、大学研究のように一人で進めるのではなく、必ず複数の部署が協力しながら開発を進めるところが印象的だった。今回のインターンシップにて、大学研究と企業の研究の違いを十分に体験し、興味を持つ半導体産業についてもより詳しくなった。この経験は今後自分のキャリア選択や就活に必ず役立つと思っている。

## 謝辞

インターンシップを受け入れてくださった東芝デバイス&ストレージ株式会社の皆さまに心よりお礼申し上げます。特に、お忙しい中でも頻りに研究の進捗を確認して下さり、建設的なアドバイスを頂き、会社での研究開発を力説してくださった受入担当者である河野様には厚く御礼申し上げます。シミュレーションをご指導してくださった松山様、デバイスの基礎物性についてご教授していただいた田中様にも深く感謝を申し上げます。

また、GMSI 事務局の皆様には、インターンシップの申し込みなど手続きに関して多大なご協力を頂きました。最後に、インターンシップへの参加を快諾くださった指導教員の川崎先生、副指導教員の木村先生、MERIT 事務局の皆様にも感謝を申し上げます。